Tiempo (time) | Digital Lab UEx

Tipos de datos Verilog

supply0 y supply1 definen cables conectados a lógica 0 (ground) y lógica 1 (power), respectivamente.

Sintaxis

supply0 logic_0_wires; supply1 logic_1_wires;

Ejemplo

  supply0 my_gnd; // equivalente a un wire asignado a 0 
  supply1 a, b;