Entero (integer)

Tipos de datos Verilog

Entero (integer)

Los enteros son variables de propósito general. En síntesis se utilizan principalmente para los índices de bucles, parámetros y constantes. Son implícitamente del tipo reg, sin embargo, almacenan datos como números con signo, mientras que los tipos declarados explícitamente como reg se almacenan sin signo.

Si contienen números que no están definidos en tiempo de compilación, su tamaño predeterminado será de 32-bit. Si contienen constantes, el sintetizador las ajusta al ancho mínimo necesario en la compilación.

Sintaxis

integer integer_variable_list; ... integer_constant ... ;

Ejemplo

  integer a; // entero simple de 32-bit 
  assign b = 63; // 63 se considera un entero de 7-bit

También existe un tipo derivado (real) para representar números reales en doble precisión (64-bit) con objeto fundamental de simulación y con conversión con redondeo al entero más cercano en caso de síntesis.

Ejemplos Fuentes (supply0, supply1)