wire [3:0] dato_in;
wire enable;
reg [1:0] dato_out;

always @(enable or dato_in)
if (enable)
  casex (dato_in)
    4'bxxx1: dato_out = 2'b00;
    4'bxx10: dato_out = 2'b01;
    4'bx100: dato_out = 2'b10;
    4'b1000: dato_out = 2'b11;
  endcase
else // si no lo ponemos => latch
  dato_out = 2'b00;