module sum (
  input [7:0] sum1, sum2,
  output reg [7:0] res      // ahora es un registro
);
  always @(sum1 or sum2)
    begin
      res = sum1 + sum2;    // esto no se puede hacer con wire
    end
endmodule // sum